网站地图
hnsjyk999.com
三九百科 包罗万象
自对准技术 发布于:

早期的 MOS集成电路采用的是铝栅工艺,首先在硅单晶片上热氧化生长一层二氧化硅膜,经第一次光刻,在二氧化硅膜上刻蚀出源和漏扩散窗口,用扩散法形成源和漏扩散区 (图1a),接着在硅片上形成新的二氧化硅层;再经过第二次光刻,刻蚀出栅区,生长栅氧化层;然后,经光刻刻出引线孔,完成蒸铝和刻铝等后工序;最后形成MOS晶体管。因为栅区必须在源和漏扩散区正中间,并需要稍覆盖源区和漏区,第二次光刻以及形成铝栅电极的那步光刻,都必须和第一次光刻的位置精确对准(图1b)。否则,栅区与源区或漏区就可能衔接不上,使沟道断开(图1c),致使MOS晶体管无法工作。因此,设计这类晶体管时往往让栅区宽度(栅氧化膜及其上的铝栅电极两者)比源和漏扩散区的间距要大一些,光刻时使栅区的两端分别落在源和漏扩散区上并有一定余量,由此便产生了较大的栅对源、漏的覆盖电容,使电路的开关速度降低。

在双极型晶体管及其集成电路的制造中,也多采用自对准工艺。例如,用微米级线宽的多晶硅发射极作掩模,再扩散杂质形成浓基区,以实现发射极与基区的自对准。又如超自对准工艺的主要工序是用通常方法完成基区掺杂后,在硅片上淀积一层未掺杂多晶硅,氧化掉不必要的部分。在整个芯片上淀积氮化硅膜层和二氧化硅膜层。除发射区和集电极接触孔外,其他部位的二氧化硅膜全腐蚀掉。以二氧化硅膜作掩模,把硼注入到未掺杂多晶硅内,然后腐蚀掉氮化硅(稍微过腐蚀一点)。再采用选择腐蚀法把未掺杂多晶硅腐蚀去,暴露的基区宽度小于1微米。采用热氧化,同时形成P区。去掉氮化硅,不用掩模进行硼注入,自对准形成P基区。再在多晶硅发射极中掺入砷,扩散形成发射区。其他后续工序与通常的双极型集成电路工艺相同。用这种方法制成的双极型晶体管,实现了多晶硅发射极与P基区的自对准,有较小的基区电阻和较小的发射极-基极结电容,多晶硅发射极和多晶硅基极间距小于1微米,提高了双极型集成电路的速度,也提高了电路的集成度。用这种技术已制成存取时间为2.7纳秒发射极耦合逻辑电路的1千位随机存储器。


相关文章推荐:
双极型晶体管 | 双极型集成电路 | 随机存储器 |